Huawei, LogicFolding 발표: EUV 장비 없이 3D 밀도, 2031년까지 1.4nm 목표

Huawei, LogicFolding 발표: EUV 장비 없이 3D 밀도, 2031년까지 1.4nm 목표

TLDR : Huawei는 LogicFolding 아키텍처를 통해 ASML의 EUV 장비 없이 3D 설계로 2031년까지 1.4nm에 도달하는 것을 목표로 합니다. 이는 기존 설계보다 55% 높은 트랜지스터 밀도를 주장합니다. LogicFolding을 탑재한 Kirin 칩은 2026년 가을에 출시될 예정입니다.

2026년 5월 25일, 상하이에서 열린 IEEE ISCAS 컨퍼런스에서 Huawei 반도체 부문 회장이자 그룹 이사회 멤버인 He Tingbo는 Tau(τ) 스케일링 법칙과 LogicFolding 아키텍처를 발표했습니다. 이는 ASML의 극자외선(EUV) 리소그래피 장비 의존성을 피하기 위한 것으로, Huawei는 기존 평면 디자인에 비해 55% 높은 트랜지스터 밀도를 주장하고 있으며, 2031년까지 3D 설계 아키텍처를 통해 1.4 나노미터 공정에 상응하는 밀도를 목표로 하고 있습니다. LogicFolding을 탑재한 최초의 Kirin 칩은 2026년 가을에 출시될 예정입니다. CNBC에 따르면, 홍콩에서 중국 파운드리인 SMIC의 주가는 발표 당일 7.6% 상승했습니다.

무어의 법칙을 잇는 시간적 스케일링 법칙

Huawei의 이론적 제안은 무어의 법칙의 기하학적 스케일링을 시간적 스케일링으로 대체하는 것입니다. 최적화 변수는 컴퓨팅 스택 전체에서 측정된 신호 전파 지연 시간입니다. 산업의 역사적 궤적은 물리적 미세화에 기반했지만, Huawei가 제안한 τ는 신호가 논리 체인을 통과하는 시간을 목표로 하며, 이는 평면이든 입체이든 관계없이 적용됩니다. Huawei는 이 원칙에 따라 지난 6년 동안 381개의 칩을 설계하고 대량 생산했다고 주장하지만, 이는 2026년 5월 25일 현재 외부 학술적 검증 없이 자사 주장의 상태입니다. Huawei에 따르면, 2030년까지 Nvidia의 중국 수출 금지 GPU를 대체하는 Ascend 칩으로 LogicFolding을 확장할 계획입니다. 이 일정의 배경은 중요합니다: 2025년 10월 ITIF에서 발표한 보고서에 따르면, 미국의 수출 통제가 Huawei의 내부 역량을 강화하는 역효과를 불러일으키고 있으며, 이는 TSMC가 2020년까지 제공하던 역량을 자사에서 재구축하도록 강제했습니다.

무어는 미세화 최적화, Tau는 신호 전파 지연 최적화

Huawei는 리소그래피의 진보를 제안하는 것이 아니라, 최적화 변수를 변경하는 것을 제안합니다.

LogicFolding: EUV를 대체하는 3D와 그 한계

LogicFolding 아키텍처는 회로의 활성층을 3차원으로 쌓아 전기 경로를 단축하고 ASML의 EUV 리소그래피 장비에 의존하지 않고도 트랜지스터 밀도를 최대화하는 것입니다. 이득의 논리는 미세화가 아닌, Huawei와 SMIC가 접근 가능한 장비에 의해 제한된 수직적 기판 조직에 있습니다: 추가 밀도는 동일한 실리콘 발자국 위에 트랜지스터 레벨을 늘려 미세화가 변경 없이 얻어집니다. 2031년까지 1.4nm 공정과의 동등성은 실제 1.4nm 해상도로 패턴을 그릴 수 있는 물리적 능력이 아닌 지면 투영으로 인한 계산 효과입니다. CNBC와의 2026년 5월 25일 인터뷰에서, DGA Group의 아시아 및 미주 기술 책임자인 Paul Triolo는 발표의 범위를 한정했습니다: 그의 말에 따르면, 쌓이거나 접힌 설계는 효과적인 밀도 증가를 가져올 수 있지만, 이는 Huawei가 1.4nm급 제조와 관련된 전체 공정, 수율, 전력, 열역학, 장치 성능 문제를 해결했다는 것을 의미하지는 않습니다. 현재 발표에는 수율, 소비 전력 또는 열역학적 성능에 대한 공개된 데이터가 없습니다.

1.4nm: 동등한 밀도, 미세화 아님

Huawei의 2031년 목표는 수직적 쌓기(LogicFolding)를 통해 얻어진 1.4nm 노드의 동등한 아키텍처 밀도를 목표로 하고 있으며, 실제 1.4nm 리소그래피가 아닙니다. Paul Triolo(DGA Group, CNBC)는 한계를 언급합니다: "쌓이거나 접힌 설계는 효과적인 밀도 증가를 가져올 수 있지만, 이는 Huawei가 실제 1.4nm급 제조와 관련된 전체 공정, 수율, 전력, 열역학, 장치 성능 문제를 해결했다는 것을 의미하지는 않습니다."

Huawei만의 독창적이지 않은 3D 아키텍처

활성층의 3D 쌓기는 Shenzhen 그룹만의 혁신이 아닙니다. 여러 서구 및 한국의 파운더리와 설계자 - 특히 Samsung, TSMC, Intel - 는 몇 년 전부터 제재 회피보다는 상업적 경쟁력을 위한 유사한 3D 쌓기 접근 방식을 사용하고 있습니다. LogicFolding의 특수성은 아키텍처 아이디어보다는 2020년 이후 서구 최첨단 파운더리에서 단절된 출판사로서의 맥락에 있습니다. 이는 TSMC가 제공했던 역량을 자사에서 재구축하도록 강제한 미국의 수출 통제로 인해 발생한 것입니다. 이 움직임은 Nvidia가 감시 기능이 의심되는 H20 칩에 대해 2025년 7월 소환됨으로써 중국의 독립적 컴퓨팅 체인 확립이라는 정치적 신호로 나타났습니다.

HiSilicon의 상징적 인물, He Tingbo

발표의 섹터별 해석은 이 프로젝트의 리더의 제도적 권위에 의해 결정됩니다. Huawei의 공식 프로필에 따르면, He Tingbo는 그룹 이사회 이사, Scientist Committee 회장, ITMT(Information Technology Management Team) 디렉터, 반도체 부문(HiSilicon) 회장을 겸임하고 있습니다. 이처럼 통치, 과학위원회, 운영 실행을 아우르는 직책의 집중은 그룹의 기술적 및 정치적 조정의 중심에 그녀를 놓습니다. HiSilicon은 2020년까지 TSMC에서 생산을 담당했으며, 대만 파운더리는 미국의 반도체 수출 제재로 인해 이 관계를 중단했습니다. 발표가 IEEE ISCAS 상하이 회의에서 발표된 것은 이 재구축을 국제 학술적 맥락에 포함시키려는 시도로 보입니다.