Inhaltsverzeichnis
He Tingbo, Präsidentin der Halbleiterabteilung von Huawei und Mitglied des Vorstands der Gruppe, stellte am 25. Mai 2026 während der IEEE ISCAS-Konferenz in Shanghai das Gesetz des Tau-Skalierens (τ) und die Architektur LogicFolding vor, die die Abhängigkeit von den extrem ultravioletten Lithografiemaschinen (EUV) von ASML umgehen sollen. Der Herausgeber beansprucht eine Transistordichte, die 55 % über dem von konventionellen Flachdesigns liegt, eine Zahl, die nicht unabhängig verifiziert wurde, und zielt für 2031 auf eine Dichte, die einem 1,4-Nanometer-Prozess entspricht, jedoch durch dreidimensionale architektonische Gestaltung erreicht wird und nicht durch tatsächliches Gravieren in dieser Feinheit. Die ersten Kirin-Chips mit LogicFolding werden im Herbst 2026 erwartet. In Hongkong stieg der Aktienkurs des chinesischen Gründers SMIC am Tag der Ankündigung um 7,6 %, laut CNBC.
Ein zeitliches Skalierungsgesetz als Nachfolger von Moore
Der theoretische Vorschlag von Huawei besteht darin, das geometrische Skalieren des Mooreschen Gesetzes durch ein zeitliches Skalieren zu ersetzen, dessen Optimierungsvariable die Signallaufzeit ist, die über den gesamten Rechenstapel gemessen wird. Während die historische Entwicklung der Industrie auf der Verringerung der Strukturbreite - einer rein physischen Metrik - beruhte, zielt die von Huawei vorgeschlagene Größe τ auf die Zeit ab, die ein Signal benötigt, um eine logische Kette zu durchlaufen, unabhängig davon, ob sie flach oder in Relief organisiert ist. Der Herausgeber gibt an, in den letzten sechs Jahren 381 Chips nach diesem Prinzip entworfen und in Serie produziert zu haben, eine Behauptung, die zum Zeitpunkt des 25. Mai 2026 noch nicht extern akademisch validiert wurde. Laut Huawei, berichtet von CNBC am 25. Mai 2026, sieht der Fahrplan die Erweiterung von LogicFolding auf Ascend-Chips vor, die als inländischer Ersatz für Nvidia-Trainings-GPUs präsentiert werden, deren Export nach China verboten ist, bis 2030. Der Kontext dieses Zeitplans ist nicht unerheblich: Ein Bericht, veröffentlicht von der Information Technology and Innovation Foundation im Oktober 2025, besagt, dass die US-Exportkontrollen paradoxerweise die internen Kapazitäten von Huawei gefördert haben, indem sie die Gruppe zwangen, eigene Kompetenzen wiederaufzubauen, die TSMC bis 2020 bereitgestellt hatte.
Moore optimiert die Strukturbreite. Das Tau-Gesetz optimiert die Signallaufzeit über den gesamten Stapel.
Huawei schlägt keinen lithografischen Fortschritt vor - es schlägt vor, die Optimierungsvariable selbst zu ändern.
LogicFolding: 3D gegen EUV und seine Schattenseiten
Die Architektur LogicFolding besteht darin, die aktiven Schichten eines logischen Schaltkreises in drei Dimensionen zu stapeln, um die elektrischen Wege zu verkürzen und die Transistordichte durch Bodenprojektion zu maximieren, ohne von den EUV-Lithografiemaschinen von ASML abhängig zu sein. Der Logik des Gewinns liegt also nicht in der Feinheit der Gravur, die durch die Huawei und SMIC zugänglichen Ausrüstungen begrenzt bleibt, sondern in der vertikalen Organisation des Substrats: Die zusätzliche Dichte wird durch Multiplikation der Transistorebenen über derselben Siliziumfläche bei unveränderter Strukturbreite erreicht. Die für 2031 beanspruchte Äquivalenz mit einem 1,4-nm-Prozess basiert somit auf einem Zähleffekt durch Bodenprojektion und nicht auf der physischen Fähigkeit, Muster in dieser Auflösung zu zeichnen. In einem Interview mit CNBC am 25. Mai 2026 relativiert Paul Triolo, Technologiechef für Asien und Amerika bei der Beratungsfirma DGA Group, die Bedeutung der Ankündigung: Seiner Meinung nach kann ein gestapeltes oder gefaltetes Design effektive Dichtegewinne erzielen, aber das bedeutet nicht, dass Huawei alle Probleme des Prozesses, der Ausbeute, der Leistung, der Wärme und der Geräteleistung gelöst hat, die mit einer echten 1,4-nm-Klasse-Fertigung verbunden sind. Bis heute wurden keine öffentlichen Daten zur Ausbeute, zum Verbrauch oder zur thermischen Beständigkeit veröffentlicht.
1,4 nm: eine äquivalente Dichte, keine Strukturbreite
Das Huawei-Ziel für 2031 strebt eine architektonisch äquivalente Dichte zum 1,4-nm-Knoten an, die durch vertikales Stapeln (LogicFolding) erreicht wird - nicht durch tatsächliche Lithografie bei 1,4 nm. Paul Triolo (DGA Group, CNBC) formuliert die Grenze: „Ein gestapeltes/gefaltetes Design kann effektive Dichtegewinne erzielen, aber das bedeutet nicht, dass Huawei alle Prozess-, Ausbeute-, Leistungs-, Wärme- und Geräteleistungsprobleme gelöst hat, die mit einer echten 1,4-nm-Klasse-Fertigung verbunden sind.“ Keine Ausbeute-, Verbrauchs- oder thermische Leistungsdaten wurden bisher veröffentlicht.
Eine 3D-Architektur, die keine Huawei-Singularität ist
Das 3D-Stapeln der aktiven Schichten ist keine Innovation, die spezifisch für die Shenzhen-Gruppe ist. Mehrere westliche und koreanische Gründer und Designer - insbesondere Samsung, TSMC und Intel - haben seit mehreren Jahren vergleichbare 3D-Stapelansätze im Einsatz, um kommerziell wettbewerbsfähig zu bleiben, anstatt Exportbeschränkungen zu umgehen. Die Besonderheit von LogicFolding liegt daher weniger in der architektonischen Idee als im Kontext, in dem sie eingesetzt wird: Die eines Herausgebers, der seit 2020 von westlichen Spitzenfabriken abgeschnitten ist und keinen Zugang zu den Lithografiemaschinen von ASML hat. Die Bewegung ist Teil einer breiteren chinesischen Dynamik zur Eigenständigkeit der Rechenkette, deren klarstes politisches Signal die Einberufung von Nvidia durch Peking im Juli 2025 in Bezug auf die H20-Chips war, die den chinesischen Willen ausdrückt, sich aus einer als Sicherheitsrisiko betrachteten Abhängigkeit zu befreien.
He Tingbo, eine herausragende Figur bei HiSilicon
Die institutionelle Autorität der Dossierträgerin bestimmt die sektorale Lesart der Ankündigung. Laut dem offiziellen Profil, veröffentlicht von Huawei, bekleidet He Tingbo gleichzeitig die Positionen als Direktorin im Vorstand der Gruppe, Präsidentin des Wissenschaftsausschusses, Direktorin des ITMT (Information Technology Management Team) und Präsidentin der Halbleiterabteilung (HiSilicon). Diese Konzentration von Mandaten - Governance, wissenschaftlicher Ausschuss, operative Ausführung - bringt sie an den Schnittpunkt der technischen und politischen Entscheidungen der Gruppe. HiSilicon, die Design-Tochtergesellschaft der Huawei-Gruppe, fertigte bis 2020 bei TSMC. Die taiwanesische Gießerei brach diese Beziehung ab, nachdem die extraterritoriale Ausweitung der US-Sanktionen auf Halbleiterexporte durch die Aufnahme von Huawei in die Entity List (Liste der Entitäten, die seit den USA Exportbeschränkungen unterliegen) und die Erweiterung der Foreign Direct Product Rule (Extraterritorialitätsregel, die Drittgießern, die US-Technologie nutzen, den Verkauf an Huawei verbietet) die Gruppe zwang, ihre Designkette mit SMIC für die Produktion neu aufzubauen und massiv in die eigene architektonische Gestaltung zu investieren. Die Wahl der IEEE ISCAS-Tribüne in Shanghai zur Vorstellung des Tau-Gesetzes verankert diesen Wiederaufbau im internationalen akademischen Register, anstatt nur in der Unternehmenskommunikation.